Шаг 10
Теперь, когда граф создан, можно
сгенерировать код. Для это
необходимо нажать на кнопку Generate VHDL
Code в панеле инструментов . Внимание:
в процессе генерации кода его
синтаксис не проверяется!
После того, как код будет сгенерирован необходимо скомпилировать его. Если в процессе компиляции возникли ошибки, то необходимо найти в сгенерированом тексте место ошибки и попытаться определить на графе место ошибки. Исправив ее необходимо наново сгенерировать код и попытаться скомпилировать. Если и в этом случае возникла ошибка, то необходимо опять вернуться к коду. Продолжать поиск ошибок до полного их устранения.
Если компиляция прошла успешно, то можно приступать к моделированию работы.