Темы лабораторных работ по изучению Active-VHDL
Реализация модели логического элемента
Построение модели комбинационной схемы
Построение модели синхронного триггера
Построение модели регистра или счетчика
Построение модели микропрограммного автомата