Лабораторная работа №1
Реализация модели логического элемента (and, or, xor, nand, nor, nxor)

Задание

1) Описать логический элемент на языке Active-VHDL (элементы и их параметры выбираются в соответствии с вариантом)

2) Построить временные диаграммы работы логического элемента

Пример выполнения

Варианты заданий