Предыдущий

Шаг 15

На этом этап создание и тестирование модели элемента можно считать законченным. В задании необходимо построить несколько моделей. Для удобства их можно описать в одном файле.

Для описания элемента NAND в этом же файле необходимо повторить весь код (включая используемые библиотеки) и изменить описание портов (entity) и описание архитектуры (arhcitecture). В общем для двух элементов AND и NAND файл laba1.vhd будет выглядеть так:

--
-- File: laba1.vhd
-- created by Design Wizard: 09/28/98 23:36:12
--
library IEEE;
use IEEE.std_logic_1164.all;

entity and2 is
port (
in1: in STD_LOGIC;
in2: in STD_LOGIC;
out1: out STD_LOGIC
);
end and2;

architecture and2 of and2 is
begin
out1<=in1 and in2 after 20 ns;
end and2;

library IEEE;
use IEEE.std_logic_1164.all;

entity nand2 is
port (
in1: in STD_LOGIC;
in2: in STD_LOGIC;
out1: out STD_LOGIC
);
end nand2;

architecture nand2 of nand2 is
begin
out1<=(not (in1 and in2)) after 20 ns;
end nand2;

Логика работы элемента NAND отличается от AND. На его выход подается инвертированный сигнал AND. Это достигается использованием функции Not после операции AND.

Аналогично добавляются в файл и описания других логическх элементов.


Предыдущий